为什么说EDA软件是芯片ldquo卡

湖南白癜风医院 http://m.39.net/pf/a_5789682.html

没了张屠户,就吃不了带毛猪?

作者:蜀山熊猫

来源:真视界

这些天看了不少讲国内EDA情况的帖子,有客观的也有极其离谱的,作为一名从业十余年的芯片设计工程师,我以一线从业者的角度来谈谈我们在实际工作中的EDA软件使用情况究竟是怎样的吧。

先回答个很常见的问题:没有了美国的EDA,我们是不是芯片都不能做了?这也是促成我写这篇文章的因素之一吧。

我的简要回答是:nm/nm以上的部分老工艺线是可以用破解版或国产替代版继续做的,但深亚微米级nm/90nm开始就很难离得开正版授权了,越往下越难,到了22nm以下,就完全不可能了。

和大家熟知的office,autocad等工具类软件不一样,这种软件很纯粹,脱机都可以用,完了打印出来就可以;芯片EDA工具软件的最大特点是它与芯片代工厂具有高度的绑定关系,因为我们设计时,是需要代工厂提供数据包的,称之为PDK,包含了诸如晶体管,MOS管,电阻电容等基础器件或反向器,与非门,或非门,锁存器,寄存器等逻辑单元的基本特征信息,这个数据包会不断优化,更新频繁,同时对EDA软件有绑定及校验的作用,一般只支持当前最新版的工具。

没软件,哥用手画不一样吗?当年原子弹氢弹就是手算的呀。。

好的,首先我必须要讲明白为啥必须要使用自动化设计软件(EDA),否则我后面都是白说,这部分懂的同学请直接往后拉,从第二部分开始看。文章有点长,受不了的请直接看第四段。

文章分五个部分:

一、为什么要用EDA;

二、EDA圈子的那些事;

三、不得不提的IP;

四、破局。

01为什么要用EDA?

EDA,Electronicdesignautomation,中文叫电子设计自动化。

最早的集成电路是用手工做的,因为就几个管子,前端可以手工完成其功能的计算,后端版图就根据电路图,将管子,连线用笔转移为几何图形,画出胶带(算是掩膜的老祖宗),因为管子少,线也简单,所以不容易出错。这是60年代——70年代中期的事情。(国内有些公司十年前都还在用,不知道现在如何。)

但是,到了几十个,几百个器件或单元的时候就不行了,肉眼非常容易出错。

比如这种:整个模块也就五百多个管子吧,截了大概5%的区域出来,这个人手工怎么做呢,做完怎么保证百分百不会错呢,如果用自动布局布线工具,大概也就几秒就运行出来了,而且不会错。

数字网表导出来的电路图

这个自动布局布线出来的版图,用了7层金属,上千条毫无规律的线,试问怎么去画?怎么去查?

数字版图

这是目前比较典型的一个SOC(systemonchip)芯片(CPU就是SOC的一种)的图,里边包含了数字电路也包含了模拟电路IP,上面这个数字版图的截图,可能只是下面这个完整版图的千分之一,甚至更少,你要知道最古老的SOC里的晶体管都是千万级以上,现在的个数更是动辄就是几亿,甚至上十亿:

典型的SOC示意图

一条线连错了,可能整个产品的功能就变了,也就是你花几千万,只能得到一堆人都砸不了的板砖。之前所有投入全部打水漂。一般来说制程越先进,制造和研发费用愈来愈昂贵,哪怕是很老的0.5um,0.35um的工艺,虽说只要几十万,几百万,但那也是钱哪,更别说到了28nm下制程动辄都是千万级美元的费用,10nm,7nm更是亿级美元了,流几次片没成功直接倒闭的公司数不胜数。所以必须使用计算机来辅助设计!

02EDA圈子的那些事

EDA的选择做了张脑图,大家先看下芯片的大致流程:当然实际设计中会更为复杂,并随着制程的变小,会进一步加剧流程各环节的复杂度以及增加环节内部的新的验证项目,但大体还是以下步骤:前端设计和仿真——后端设计及验证——后仿真——signoff检查——数据交付代工厂(以gds的形式)稍微解释一下几个重要概念:

Signoff,中文翻译叫签核,比较抽象,简单说就是按厂家的默认设置要求做最后一次的规则验证,通常我们在设计的时候,会将厂家要求的标准提高一些来做。

后端设计:可以理解为将电路从器件符号形式转为几何图形形式,以指导掩膜版的设计。

然后,我把设计流程里各个环节能用且好用的软件列一下(可以看到基本都是Cadence,Synopsys,Mentor三家的产品):模拟及混合信号类(包括模拟前端设计及仿真,模拟后端设计及验证,芯片后仿真):电路及版图设计工具:Virtuoso(Cadence),0.18um,0.35um等老工艺可以用L-edit.(这个不受限)版图物理验证工具:Calibre(Mentor),老工艺还能用Assura(Cadence),dracura(Cadence,更老,十几年前刚毕业那会儿用过)版图参数提取工具:Star-RC(synopsys),CalibreXRC(Mentor),QRC(Cadence)电路仿真工具:Hspice(Synopsys),Spectre(Cadence),ALPS(华大九天,中国)数字及SOC类(数字前端,数字后端,验证,仿真):RTL综合工具:DC(Design

转载请注明:http://www.duanmaomaos.com/tzyhfz/539741.html

网站简介| 发布优势| 服务条款| 隐私保护| 广告合作| 网站地图| 版权申明

当前时间: